
export enst_prefix=projet
export enst_top_module=top
export enst_work_dir=$(shell pwd)
export enst_top_verilog_src=${enst_work_dir}/../src
export enst_script_file=${enst_work_dir}/syn.tcl
export enst_src_file=${enst_work_dir}/${enst_prefix}_src.tcl
export enst_pads_file=${enst_work_dir}/${enst_prefix}_pads.tcl
export enst_timings_file=${enst_work_dir}/${enst_prefix}_timings.tcl
export enst_qsf_file=${enst_work_dir}/${enst_prefix}.qsf
export enst_results_dir=${enst_work_dir}/results


# regle par defaut
all : syn

clean :
	-rm -rf ${enst_work_dir}/results/*
	-rm _impact*
	-rm precision.log

syn :
	precision -shell -file ${enst_script_file}

${enst_top_module}.bit :  ${enst_results_dir}/${enst_prefix}_impl/${enst_top_module}_out.bit 
	cp ${enst_results_dir}/${enst_prefix}_impl/${enst_top_module}_out.bit ${enst_top_module}.bit


program :  ${enst_top_module}.bit
	impact -batch  impact.cmd

