|
Size: 479
Comment:
|
Size: 617
Comment:
|
| Deletions are marked like this. | Additions are marked like this. |
| Line 3: | Line 3: |
| [:GroupeSen/EnSeignement/CycleOptionnelunifié/TdFiltreMedian:TD Verilog : Le filtre Median] | == Les Cours Verilog == |
| Line 5: | Line 5: |
| [:GroupeSen/EnSeignement/CycleOptionnelunifié/LesProjets:Les projets] | [:/TdFiltreMedian:TD1 Verilog : Le filtre Median] |
| Line 7: | Line 7: |
| [:GroupeSen/EnSeignement/CycleOptionnelunifié/MaquetteArm:Maquette ARM FS44BOXII] | == Les cours sur le processeur ARM == |
| Line 9: | Line 9: |
| [:/ArmTD1:Prise en main de la maquette ARM] | [:/ArmTD1:TD1 : Prise en main de la maquette ARM FS44BOXII] |
| Line 11: | Line 11: |
| [:GroupeSen/EnSeignement/CycleOptionnelunifié/TD2:Etude de l'interface "ATA" de la maquette ARM] | [:/ArmTD2:TD2 : Etude de l'interface "ATA" de la maquette ARM FS44BOXII] |
| Line 13: | Line 13: |
| == Les Cours sur la maquette DE2 == [:/De2TD1:TD1 : Prise en main de la maquette ALTERA DE2] [:/De2TD2:TD2 : Réalisation d'une interface entre FS44BOXII/DE2 via l'interface "ATA"] == Administration == [:/LesProjets: Les projets] [:/MaquetteArm:Maquette ARM FS44BOXII] |
Les Cours Verilog
[:/TdFiltreMedian:TD1 Verilog : Le filtre Median]
Les cours sur le processeur ARM
[:/ArmTD1:TD1 : Prise en main de la maquette ARM FS44BOXII]
[:/ArmTD2:TD2 : Etude de l'interface "ATA" de la maquette ARM FS44BOXII]
Les Cours sur la maquette DE2
[:/De2TD1:TD1 : Prise en main de la maquette ALTERA DE2]
[:/De2TD2:TD2 : Réalisation d'une interface entre FS44BOXII/DE2 via l'interface "ATA"]
Administration
[:/LesProjets: Les projets]
[:/MaquetteArm:Maquette ARM FS44BOXII]