|
Size: 387
Comment:
|
Size: 830
Comment:
|
| Deletions are marked like this. | Additions are marked like this. |
| Line 2: | Line 2: |
| [:GroupeSen/EnSeignement/CycleOptionnelunifié/TdFiltreMedian:TD Verilog : Le filtre Median] | [[TableOfContents(3)]] |
| Line 4: | Line 4: |
| [:GroupeSen/EnSeignement/CycleOptionnelunifié/LesProjets:Les projets] | = COURS = == Verilog == http://www.comelec.enst.fr/hdl == Architectures == attachment:ARCHI.pdf |
| Line 6: | Line 10: |
| [:/MaquetteArm:Maquette ARM FS44BOXII] | |
| Line 8: | Line 11: |
| [:/ArmTD1:Prise en main de la maquette ARM] | |
| Line 10: | Line 12: |
| [:/ArmTD2:Etude de l'interface "ATA" de la maquette ARM] | = TDs = == Verilog == [:/TdFiltreMedian:TD Verilog : Le filtre Median] =http://www.comelec.enst.fr/amen/SMLP/TPs/verilog/index.html == carte ARM == [:/ArmTD1:TD1 : Prise en main de la maquette ARM FS44BOXII] [:/ArmTD2:TD2 : Etude de l'interface "ATA" de la maquette ARM FS44BOXII] [:/MaquetteArm: Gestion de la Maquette ARM FS44BOXII] == carte FPGA == [:/De2TD1:TD1 : Prise en main de la maquette ALTERA DE2] [:/De2TD2:TD2 : Réalisation d'une interface entre FS44BOXII/DE2 via l'interface "ATA"] [:/De2Doc: Documentations de la carte ALTERA DE2] == Administration == [:/LesProjets: Les projets] |
COURS
Verilog
http://www.comelec.enst.fr/hdl
Architectures
attachment:ARCHI.pdf
TDs
Verilog
[:/TdFiltreMedian:TD Verilog : Le filtre Median] =http://www.comelec.enst.fr/amen/SMLP/TPs/verilog/index.html
carte ARM
[:/ArmTD1:TD1 : Prise en main de la maquette ARM FS44BOXII]
[:/ArmTD2:TD2 : Etude de l'interface "ATA" de la maquette ARM FS44BOXII]
[:/MaquetteArm: Gestion de la Maquette ARM FS44BOXII]
carte FPGA
[:/De2TD1:TD1 : Prise en main de la maquette ALTERA DE2]
[:/De2TD2:TD2 : Réalisation d'une interface entre FS44BOXII/DE2 via l'interface "ATA"]
[:/De2Doc: Documentations de la carte ALTERA DE2]
Administration
[:/LesProjets: Les projets]