|
Size: 685
Comment:
|
Size: 1036
Comment:
|
| Deletions are marked like this. | Additions are marked like this. |
| Line 2: | Line 2: |
| [[TableOfContents(3)]] | |
| Line 3: | Line 4: |
| == Les Cours Verilog == | = COURS = == Verilog == Cours en ligne : http://www.comelec.enst.fr/hdl == Architectures == * Architectures des systèmes électroniques numériques : attachment:ARCHI.pdf * Architectures des FPGAs : attachment:archi_CLP.pdf * Architecture de l'ARM7 : attachment:arm.pdf |
| Line 5: | Line 12: |
| [:/TdFiltreMedian:TD1 Verilog : Le filtre Median] == Les cours sur le processeur ARM == |
= TDs = == Verilog == [:/TdFiltreMedian:TD Verilog : Le filtre Median] =http://www.comelec.enst.fr/amen/SMLP/TPs/verilog/index.html == ARM == |
| Line 10: | Line 18: |
| Line 13: | Line 20: |
| [:/MaquetteArm: Gestion de la Maquette ARM FS44BOXII] == Les Cours sur la maquette DE2 == |
== FPGA == |
| Line 23: | Line 28: |
| == mini-PROJET == == Sujets de Projets == [:/LesProjets: Les projets] |
|
| Line 24: | Line 34: |
[:/LesProjets: Les projets] |
[:/MaquetteArm: Gestion de la Maquette ARM FS44BOXII] |
COURS
Verilog
Cours en ligne : http://www.comelec.enst.fr/hdl
Architectures
- Architectures des systèmes électroniques numériques : attachment:ARCHI.pdf
- Architectures des FPGAs : attachment:archi_CLP.pdf
- Architecture de l'ARM7 : attachment:arm.pdf
TDs
Verilog
[:/TdFiltreMedian:TD Verilog : Le filtre Median] =http://www.comelec.enst.fr/amen/SMLP/TPs/verilog/index.html
ARM
[:/ArmTD1:TD1 : Prise en main de la maquette ARM FS44BOXII] [:/ArmTD2:TD2 : Etude de l'interface "ATA" de la maquette ARM FS44BOXII]
FPGA
[:/De2TD1:TD1 : Prise en main de la maquette ALTERA DE2]
[:/De2TD2:TD2 : Réalisation d'une interface entre FS44BOXII/DE2 via l'interface "ATA"]
[:/De2Doc: Documentations de la carte ALTERA DE2]
mini-PROJET
Sujets de Projets
[:/LesProjets: Les projets]
Administration
[:/MaquetteArm: Gestion de la Maquette ARM FS44BOXII]