|
Size: 115
Comment:
|
Size: 479
Comment:
|
| Deletions are marked like this. | Additions are marked like this. |
| Line 1: | Line 1: |
| #acl GroupeSen/MembPermGroup:read,write,delete,revert,admin All:read | |
| Line 2: | Line 3: |
| [:GroupeSen/EnSeignement/CycleOptionnelunifié/TdFiltreMedian:TD Verilog : Le filtre Median] | |
| Line 3: | Line 5: |
| [:GroupeSen/EnSeignement/CycleOptionnelunifié/LesProjets:Les projets] | |
| Line 4: | Line 7: |
| '''Liste des projets :''' | [:GroupeSen/EnSeignement/CycleOptionnelunifié/MaquetteArm:Maquette ARM FS44BOXII] |
| Line 6: | Line 9: |
| * Emulation en FPGA d'un circuit sécurisé | [:/ArmTD1:Prise en main de la maquette ARM] |
| Line 8: | Line 11: |
| [:GroupeSen/EnSeignement/CycleOptionnelunifié/TD2:Etude de l'interface "ATA" de la maquette ARM] | |
| Line 9: | Line 13: |
| * Appareil photo numérique |
[:GroupeSen/EnSeignement/CycleOptionnelunifié/TdFiltreMedian:TD Verilog : Le filtre Median]
[:GroupeSen/EnSeignement/CycleOptionnelunifié/LesProjets:Les projets]
[:GroupeSen/EnSeignement/CycleOptionnelunifié/MaquetteArm:Maquette ARM FS44BOXII]
[:/ArmTD1:Prise en main de la maquette ARM]
[:GroupeSen/EnSeignement/CycleOptionnelunifié/TD2:Etude de l'interface "ATA" de la maquette ARM]