Size: 115
Comment:
|
Size: 387
Comment:
|
Deletions are marked like this. | Additions are marked like this. |
Line 1: | Line 1: |
#acl GroupeSen/MembPermGroup:read,write,delete,revert,admin All:read [:GroupeSen/EnSeignement/CycleOptionnelunifié/TdFiltreMedian:TD Verilog : Le filtre Median] |
|
Line 2: | Line 4: |
[:GroupeSen/EnSeignement/CycleOptionnelunifié/LesProjets:Les projets] | |
Line 3: | Line 6: |
[:/MaquetteArm:Maquette ARM FS44BOXII] | |
Line 4: | Line 8: |
'''Liste des projets :''' | [:/ArmTD1:Prise en main de la maquette ARM] |
Line 6: | Line 10: |
* Emulation en FPGA d'un circuit sécurisé * Appareil photo numérique |
[:/ArmTD2:Etude de l'interface "ATA" de la maquette ARM] |
[:GroupeSen/EnSeignement/CycleOptionnelunifié/TdFiltreMedian:TD Verilog : Le filtre Median]
[:GroupeSen/EnSeignement/CycleOptionnelunifié/LesProjets:Les projets]
[:/MaquetteArm:Maquette ARM FS44BOXII]
[:/ArmTD1:Prise en main de la maquette ARM]
[:/ArmTD2:Etude de l'interface "ATA" de la maquette ARM]