Size: 185
Comment:
|
Size: 496
Comment:
|
Deletions are marked like this. | Additions are marked like this. |
Line 3: | Line 3: |
[:GroupeSen/EnSeignement/CycleOptionnelunifié/TdFiltreMedian:TD Verilog : Le filtre Median] | |
Line 4: | Line 5: |
[:GroupeSen/EnSeignement/CycleOptionnelunifié/LesProjets:Les projets] | |
Line 5: | Line 7: |
'''Liste des projets :''' | [:GroupeSen/EnSeignement/CycleOptionnelunifié/MaquetteArm:Maquette ARM FS44BOXII] [:GroupeSen/EnSeignement/CycleOptionnelunifié/TD1:Prise en main de la maquette ARM] |
[:GroupeSen/EnSeignement/CycleOptionnelunifié/TdFiltreMedian:TD Verilog : Le filtre Median]
[:GroupeSen/EnSeignement/CycleOptionnelunifié/LesProjets:Les projets]
[:GroupeSen/EnSeignement/CycleOptionnelunifié/MaquetteArm:Maquette ARM FS44BOXII]
[:GroupeSen/EnSeignement/CycleOptionnelunifié/TD1:Prise en main de la maquette ARM]
- Emulation en FPGA d'un circuit sécurisé
- Appareil photo numérique