Differences between revisions 5 and 44 (spanning 39 versions)
⇤ ← Revision 5 as of 2006-12-22 16:50:35 →
Size: 408
Editor: liche
Comment:
← Revision 44 as of 2008-01-18 09:44:49 → ⇥
Size: 1613
Editor: pomme
Comment:
Deletions are marked like this. Additions are marked like this.
Line 2: Line 2:
[[TableOfContents(3)]]
Line 3: Line 4:
[:GroupeSen/EnSeignement/CycleOptionnelunifié/TdFiltreMedian:TD Verilog : Le filtre Median] = COURS =
== Verilog ==
Cours en ligne : http://comelec.enst.fr/hdl
Line 5: Line 8:
[:GroupeSen/EnSeignement/CycleOptionnelunifié/LesProjets:Les projets] == Architectures ==
 * Architectures des systèmes électroniques numériques : attachment:ARCHI.pdf
 * Architectures des FPGAs : attachment:archi_CLP.pdf
 * Architecture de l'ARM7 : attachment:arm.pdf
= TDs =
== Verilog ==
[http://comelec.enst.fr/amen/SMLP/TPs/verilog/index.html : Le filtre Median]
Line 7: Line 16:
[:GroupeSen/EnSeignement/CycleOptionnelunifié/MaquetteArm:Maquette ARM FS44BOXII] == ARM ==
[:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/ArmTD1:TD1 : Prise en main de la maquette ARM FS44BOXII]
Line 9: Line 19:
 * Emulation en FPGA d'un circuit sécurisé [:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/ArmTD2:TD2 : Etude de l'interface "ATA" de la maquette ARM FS44BOXII]
Line 11: Line 21:
== FPGA ==
[:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/De2TD1:TD1 : Prise en main de la maquette ALTERA DE2]
Line 12: Line 24:
 * Appareil photo numérique [:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/De2TD2:TD2 : Réalisation d'une interface entre FS44BOXII/DE2 via l'interface "ATA"]

= PROJETS =
== mini-PROJET (pour Master M2) ==
[:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/MiniProjet:Le mini projet]

== Sujets de Projets (pour COU) ==
[:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/LesProjets:Les projets]

= Documentation =
== cartes et composants ==
 * [:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/De2Doc:Documentations de la carte ALTERA DE2]
 * ARM :
== Administration ==
 * Reflashage de la carte ARM :[:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/MaquetteArm:Gestion de la Maquette ARM FS44BOXII]

TableOfContents(3)

COURS

Verilog

Cours en ligne : http://comelec.enst.fr/hdl

Architectures

  • Architectures des systèmes électroniques numériques : attachment:ARCHI.pdf
  • Architectures des FPGAs : attachment:archi_CLP.pdf
  • Architecture de l'ARM7 : attachment:arm.pdf

TDs

Verilog

[http://comelec.enst.fr/amen/SMLP/TPs/verilog/index.html : Le filtre Median]

ARM

[:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/ArmTD1:TD1 : Prise en main de la maquette ARM FS44BOXII]

[:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/ArmTD2:TD2 : Etude de l'interface "ATA" de la maquette ARM FS44BOXII]

FPGA

[:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/De2TD1:TD1 : Prise en main de la maquette ALTERA DE2]

[:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/De2TD2:TD2 : Réalisation d'une interface entre FS44BOXII/DE2 via l'interface "ATA"]

PROJETS

mini-PROJET (pour Master M2)

[:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/MiniProjet:Le mini projet]

Sujets de Projets (pour COU)

[:GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi/LesProjets:Les projets]

Documentation

cartes et composants

Administration

ComElec: GroupeSen/EnSeignement/CycleOptionnelunifié/Elec240Archi (last edited 2008-01-29 13:07:08 by ecaz)