Size: 496
Comment:
|
Size: 343
Comment:
|
Deletions are marked like this. | Additions are marked like this. |
Line 2: | Line 2: |
Line 5: | Line 4: |
[:GroupeSen/EnSeignement/CycleOptionnelunifié/LesProjets:Les projets] | [:/LesProjets:Les projets] |
Line 7: | Line 6: |
[:GroupeSen/EnSeignement/CycleOptionnelunifié/MaquetteArm:Maquette ARM FS44BOXII] | [:/MaquetteArm:Maquette ARM FS44BOXII] |
Line 9: | Line 8: |
[:GroupeSen/EnSeignement/CycleOptionnelunifié/TD1:Prise en main de la maquette ARM] | [:/ArmTD1:Prise en main de la maquette ARM] |
Line 11: | Line 10: |
* Emulation en FPGA d'un circuit sécurisé * Appareil photo numérique |
[:/ArmTD2:Etude de l'interface "ATA" de la maquette ARM] |
[:GroupeSen/EnSeignement/CycleOptionnelunifié/TdFiltreMedian:TD Verilog : Le filtre Median]
[:/LesProjets:Les projets]
[:/MaquetteArm:Maquette ARM FS44BOXII]
[:/ArmTD1:Prise en main de la maquette ARM]
[:/ArmTD2:Etude de l'interface "ATA" de la maquette ARM]