#acl GroupeSen/MembPermGroup:read,write,delete,revert,admin All:read
[[TableOfContents(3)]]

= COURS =
== Verilog ==
Cours en ligne : http://comelec.enst.fr/hdl

== Architectures ==
 * Architectures des systèmes électroniques numériques : attachment:ARCHI.pdf
 * Architectures des FPGAs : attachment:ARCHI_FPGA.pdf
 * Architecture de l'ARM7 : attachment:arm.pdf
= TDs =
== Verilog ==
[http://comelec.enst.fr/amen/SMLP/TPs/verilog/index.html  Le filtre Median]

== ARM ==
##[:/ArmTD1:TD1 : Prise en main de la maquette ARM FS44BOXII]

[:/ArmTD1ddd:TD1 : Prise en main de la maquette ARM FS44BOXII]

[:/ArmTD2:TD2 : Etude de l'interface "ATA" de la maquette ARM FS44BOXII]

== FPGA ==
[:/De2TD1:TD1 : Prise en main de la maquette ALTERA DE2]

[:/De2TD2:TD2 : Réalisation d'une interface entre FS44BOXII/DE2 via l'interface "ATA"]

= PROJETS =
##== mini-PROJET (pour Master M2) ==
##[:/MiniProjet:Le mini projet]

##== Sujets de Projets 2007(pour COU) ==
##[:/LesProjets:Les projets]


== Sujets de Projets 2008 ==
[:/LesProjets2008:Les projets 2008]

= Documentation =
== cartes et composants ==
 * [:/De2Doc:Documentations de la carte ALTERA DE2]
 * [https://comelec.enst.fr/~danger/ELEC240/ Le processeur ARM]
== Administration ==
 * Reflashage de la carte ARM :[:/MaquetteArm:Gestion de la Maquette ARM FS44BOXII]